Farò design RTL in verilog o systemverilog per la tua richiesta

Se cerchi un ingegnere affidabile per il design RTL del tuo progetto, sei nel posto giusto.

Sono specializzato nella scrittura di RTL puliti usando Verilog o SystemVerilog. Che tu abbia bisogno di progettare un modulo da zero, debug di un design esistente o un banco di prova di verifica completo, posso offrire soluzioni efficienti e ben documentate.

Servizi che offro

1. Design RTL in Verilog e SystemVerilog
2. Progettazione di logica combinatoria e sequenziale
3. Finite State Machines (FSM - Mealy e Moore)
4. Contatori, registri, shift register, multiplexers, ALU, FIFO, memoria, UART, SPI, I2C e circuiti digitali personalizzati
5. Moduli RTL parametrizzati
6. Sviluppo di Testbench SystemVerilog
7. Simulazione funzionale e debug
8. Analisi delle waveform e correzione di bug
9. Codice sintetizzabile pronto per FPGA

Strumenti:

1. Cadence Xcelium
2. Xilinx Vivado

Prima di effettuare un ordine, contattami per discutere i requisiti del tuo progetto così posso offrirti la soluzione migliore per il tuo design.