Progetterò digital IC da rtl a gdsii usando cadence

Alcune informazioni sono state tradotte automaticamente.

Pakistan

Parlo Urdu, Hindi, Inglese

Progetterò e debugerò moduli RTL Verilog SystemVerilog e creerò testbench

Ciao, sono Abdullah Tahir, un Ingegnere Informatico specializzato in Digital IC Design e sviluppo RTL. Lavoro con Verilog, SystemVerilog, logica digitale, simulazione e verifica per progetti orientati...
Informazioni su questo servizio

Ciao, sono Abdullah, un professionista di IC Design specializzato in implementazione di IC digitali e workflow di progettazione fisica.

Ciò che offro:

RTL & Synthesis: Revisione di RTL Verilog/SystemVerilog, esecuzione di synthesis e generazione di netlist e report.

Progettazione fisica: Floorplanning, pianificazione dell'alimentazione, posizionamento, clock tree synthesis (CTS), routing e analisi dei tempi.

Implementazione ASIC: Progetti digitali a livello di blocco attraverso il flusso RTL-to-GDSII.

Analisi: Report di timing, area, congestione e progettazione fisica per identificare problemi di implementazione.

GDSII: Generazione di dati layout per progetti supportati e flussi tecnologici.

Strumenti:

Cadence Genus

Cadence Innovus

Verilog / SystemVerilog

Progettazione di IC digitale / ASIC

Mi concentro su un'implementazione organizzata, documentazione chiara e rispetto delle specifiche e dei vincoli di progettazione.

Ti prego di contattarmi prima di ordinare grandi o progetti di chip completo, così posso rivedere l'RTL, PDK/tecnologia, vincoli e consegne richieste.

Cordiali saluti,

Abdullah Tahir

Tag correlati