Implementerò e debuggherò progetti FPGA in vhdl, sv o verilog

Programmazione FPGA & Design RTL (VHDL / Verilog / SystemVerilog)

Se hai bisogno di aiuto con sviluppo FPGA, design RTL, simulazione/verifica o bring-up/debug, sei nel posto giusto.

Sono un FPGA/RTL Engineer con esperienza nel settore nella realizzazione di hardware digitale per 5G NR (High/Low PHY) e RTL di acceleratori basati su RISC-V. Il mio lavoro include design RTL, simulazione, ottimizzazione STA/timing, integrazione SoC/IP e bring-up di sistemi/schede in progetti reali

Servizi Offerti

• Design & implementazione RTL (VHDL / Verilog / SystemVerilog)
• Creazione di testbench + simulazione RTL (ModelSim / Cadence Xcelium)
• Debugging & verifica funzionale (waveform, log, controlli)
• Prototipazione FPGA & integrazione usando Xilinx Vivado (configurazione progetto, supporto bitstream)
• Ottimizzazione timing / correzioni basate su STA

Documentazione & consegna

• RTL pulito e commentato
• Script e risultati di simulazione
• Note di integrazione (e linee guida sui vincoli quando necessario)

Contattami prima di ordinare valuterò le tue esigenze e ti suggerirò il miglior pacchetto/ambito (consulenza gratuita).