Eseguirò simulazioni UVM usando SystemVerilog per moduli HDL complessi o design SOC

Alcune informazioni sono state tradotte automaticamente.
Ahmed Egnr

Pakistan

Parlo Inglese

Esperto in sistemi embedded

Professionista nel design di hardware/firmware embedded con esperienza nello sviluppo di FPGA e microcontrollori. Lead designer di progetti, con focus sull'implementazione di funzioni DSP e uC/OS-ll s...
Continua a leggere
Informazioni su questo servizio

Framework di simulazione UVM usando SystemVerilog per la verifica funzionale e RTL del tuo design RTL. Il DUT può essere scritto in qualsiasi linguaggio HDL, VHDL, Verilog o SV.

do uvm simulation using systemverilog for complex hdl module or soc design
Schermo intero
do uvm simulation using systemverilog for complex hdl module or soc design

Piattaforma:

FPGA

Sensori:

Temperatura

•

Accelerometro

•

Ultrasonic

•

Microfono

•

Infrarossi

+5 in più

Expertise:

Sviluppo firmware

•

RTOS

•

Debug

•

Ottimizzazione SoC

+5 in più

Il mio portfolio

Tag correlati