I will do uvm simulation using systemverilog for complex hdl module or soc design

Alcune informazioni sono riportate in lingua inglese.
Ahmed Egnr

Pakistan

Parlo Inglese

Embedded Systems Expert

Embedded Hardware/Firmware Design Professional having development work history targeting FPGA’s and Microcontrollers. Project lead designer , with focus on implementing DSP functions and uC/OS-ll on S...
Continua a leggere
Informazioni su questo servizio

UVM Simulation framework using System verilog for functional and RTL verification of your RTL design. DUT can be in any HDL language VHDL, Verilog or SV.

do uvm simulation using systemverilog for complex hdl module or soc design
Schermo intero
do uvm simulation using systemverilog for complex hdl module or soc design

Piattaforma:

FPGA

Sensori:

Temperatura

•

Accelerometro

•

Ultrasonic

•

Microfono

•

Infrarossi

+5 in più

Expertise:

Sviluppo firmware

•

RTOS

•

Debug

•

Ottimizzazione SoC

+5 in più

Il mio portfolio

Tag correlati