Sfoglia categorie
Esplora
Fiverr Pro
Italiano
$
USD
Sembra che questo servizio sia in sospeso
Progetterò e debugerò moduli verilog rtl
India
Parlo Kannada, Inglese, Hindi
Verifica SoC, RTL Verilog, Progettazione Digitale, Tutor VLSI
Ciao, sono Ankith D R, laureato in Ingegneria Elettronica e delle Telecomunicazioni con 8 mesi di esperienza come stagista in verifica SoC presso SION Semiconductors. Ho esperienza pratica in Verilog/...
Informazioni su questo servizio
Stai cercando un affidabile progettista Verilog RTL o hai bisogno di aiuto con l'elettronica digitale?
Sono un Ingegnere Elettronico e delle Telecomunicazioni con 8 mesi di esperienza come stagista in verifica SoC. Ho esperienza pratica in Verilog/SystemVerilog, progettazione RTL, sviluppo di testbench e analisi di waveform.
Posso aiutarti con:
- Progettazione e debug RTL in Verilog/SystemVerilog
- Creazione di testbench e verifica funzionale
- Analisi di waveform e supporto alla simulazione
- Progetti di progettazione e verifica VLSI
- Compiti di elettronica digitale e risoluzione di problemi
Perché scegliermi?
- Esperienza di verifica SoC a livello industriale
- Codice pulito, efficiente e ben documentato
- Consegna rapida con comunicazione chiara
Strumenti:
- QuestaSim (Siemens EDA)
- Cadence Virtuoso
Nota: Ti prego di inviarmi un messaggio prima di effettuare un ordine per discutere le tue esigenze.
FAQ
Traduzione automatica.
Di quali informazioni hai bisogno per iniziare il lavoro?
Per favore, fornisci i requisiti del progetto, le specifiche ( ingressi/uscite), la funzionalità prevista e eventuali file di riferimento se disponibili. Requisiti chiari mi aiutano a consegnare risultati precisi.
Fornisci testbench e risultati di simulazione?
Sì, fornisco un testbench completo con risultati di simulazione e analisi di waveform (se richiesto).
Quali strumenti usi per la simulazione e la progettazione?
Utilizzo strumenti di livello industriale come QuestaSim (Siemens EDA) e Cadence Virtuoso per progettazione e simulazione.
Puoi aiutare con il debug di codice Verilog esistente?
Sì, posso debugare e correggere errori nel tuo codice Verilog/SystemVerilog esistente e migliorare la funzionalità.
Aiuti con progetti e compiti accademici?
Sì, aiuto studenti con progetti VLSI, compiti di elettronica digitale e spiegazioni di concetti.
Cosa succede se ho bisogno di modifiche dopo la consegna?
Fornisco revisioni in base al pacchetto scelto. Le modifiche minori sono incluse, ma modifiche maggiori potrebbero richiedere un'offerta personalizzata.
Riesci a gestire compiti urgenti?
Sì, posso gestire richieste urgenti a seconda della disponibilità. Ti prego di inviarmi un messaggio prima di effettuare un ordine.
Supporti anche SystemVerilog e UVM di base?
Sì, ho esperienza in SystemVerilog e nei concetti di base di UVM per lo sviluppo di testbench.
