Progetterò e simulerò fpga in vivado

Hai bisogno di aiuto per trasformare un progetto digitale in Verilog funzionante e ottenere risultati di simulazione chiari? Progetto, simulo e debug progetti FPGA in Vivado, con modellazione MATLAB/Simulink per compiti DSP concordati.

Sono un ingegnere elettronico con oltre 3 anni di esperienza in R&D, incluso un AGC digitale sviluppato in Vivado per un SDR.

I servizi includono:

Moduli RTL Verilog, FSM, contatori, FIFO e logica di controllo

Testbench, analisi delle waveform e debug della simulazione

Blocchi DSP, logica a punto fisso e modelli di riferimento MATLAB

Configurazione del progetto Vivado e revisione della sintesi su accordo

Ogni pacchetto include codice sorgente, risultati di simulazione, documentazione e note di configurazione. La versione Basic copre il debug di un piccolo modulo RTL esistente; la Standard copre un modulo nuovo; la Premium copre fino a tre moduli concordati e un modello di riferimento MATLAB.

Per favore, invia le tue specifiche prima di ordinare. Sistemi SDR, AGC, DSP e FPGA più complessi richiedono un preventivo personalizzato dopo la revisione del scope. Test hardware, accesso alla scheda, IP a pagamento e licenze non sono inclusi. Le revisioni coprono il scope concordato. Le catture della galleria sono esempi di riferimento accreditati.