Implementerò il tuo modello Simulink su Zynq FPGA usando HDL Coder e SoC Blockset

Alcune informazioni sono state tradotte automaticamente.

Asad K

Pakistan

Parlo Urdu, Inglese, Francese

4 ordini completati

Ingegnere FPGA Verilog VHDL RTL Vivado Quartus SoC

Ingegnere FPGA ed elettronico con oltre 4 anni di esperienza in Verilog, VHDL e design RTL su Xilinx Vivado e Intel Quartus. Mi specializzo nel co-design hardware-software Zynq SoC usando MATLAB/Simul...

Continua a leggere

Informazioni su questo servizio

Hai un modello Simulink ma non riesci a farlo funzionare sull'hardware FPGA? È proprio questa la problematica che risolvo.

Sono specializzato nel deployment di MATLAB/Simulink su Xilinx Zynq SoC usando HDL Coder, Embedded Coder, SoC Blockset e SoC Builder, una competenza rara che la maggior parte degli ingegneri FPGA non possiede.

️Cosa faccio:

Generazione di IP core HDL Coder da sottosistemi Simulink.
Partizionamento hardware-software PS PL con SoC Blockset
Mappatura interfaccia AXI4-Lite / AXI4-Stream, conversione in fixed-point e quantizzazione, Embedded Coder C/C++ per Zynq ARM Cortex-A9
Deployment ELF su Linux embedded.
Progettazione interfaccia host LabVIEW / MATLAB / UDP

Ogni consegna include:

Modello Simulink con HDL Coder correttamente configurato
File sorgente Verilog/VHDL pronti per la sintesi
Progetto Vivado con bitstream generato
ELF per processore ARM se necessario il codice lato PS
Note di deployment per permetterti di ricostruire in modo indipendente

Perché scegliermi:

La maggior parte degli ingegneri FPGA scrive solo HDL. Io lavoro direttamente all’interno del tuo ambiente Simulink, senza rifacimenti o layer di traduzione. Ho esperienza pratica con Zynq e Zynq Ultrascale, comunicazione AXI PS-PL, Linux embedded multi-threaded e interfacce UDP in LabVIEW.

Contattami prima di ordinare, ti confermerò prima la fattibilità.

Continua a leggere