Sfoglia categorie
Esplora
Fiverr Pro
Italiano
$
USD
Scriverò, debuggherò e simulerò sistemi RTL in verilog e systemverilog usando questasim e vivado
Ciao! Sono appassionato di progettazione di hardware digitale, sviluppo FPGA e sistemi embedded. Attualmente sto conseguendo una laurea in Ingegneria Elettrica e continuo a migliorare le mie competenz...
Informazioni su questo servizio
Cerchi un affidabile progettista RTL Verilog/SystemVerilog, debug o simulazione?
Offro sviluppo RTL basato su simulazione usando QuestaSim, Vivado e WaveDrom. Posso aiutarti con logica combinatoria e sequenziale, FSM, multiplexers, encoder, decoder, registri, contatori, comparatori, adders, ALU di base, sviluppo di testbench, debug RTL, analisi delle waveform, configurazione di progetti Vivado, elaborazione RTL, sintesi, schemi RTL, report di utilizzo delle risorse e integrazione di base di XDC constraint (quando forniti).
Riceverai:
Codice RTL pulito e commentato
Testbench completo
Waveform di simulazione
File di progetto Vivado e sintesi (Standard/Premium)
Diagrammi temporali WaveDrom (quando inclusi)
Documentazione PDF
File di progetto organizzati
Contattami prima di ordinare con i dettagli del tuo progetto, così posso confermare che rientrano nel mio scope.
Nota: Questo servizio si concentra esclusivamente su progettazione RTL, simulazione e sintesi. Programmazione FPGA fisica, test su scheda, implementazione avanzata e timing closure non sono inclusi
Il mio portfolio
FAQ
Traduzione automatica.
Quali linguaggi HDL supporti?
Offro design RTL e debug in Verilog e SystemVerilog.
Quale software usi?
Utilizzo QuestaSim per la simulazione, Vivado per la configurazione del progetto, elaborazione RTL e sintesi, e WaveDrom per diagrammi temporali professionali.
Testi i design su una scheda FPGA fisica?
No. I miei servizi si concentrano su design RTL, simulazione, verifica e sintesi con Vivado. La programmazione FPGA fisica e il testing hardware non sono inclusi.
Puoi debugare il mio codice Verilog o SystemVerilog esistente?
Sì. Posso revisionare il tuo RTL, identificare problemi di simulazione o logica e aiutarti a migliorare o debugare il tuo design se rientra nel mio scope.
Riceverò il codice sorgente completo?
Sì. Tutti i deliverable includono il codice sorgente completo insieme al testbench e a eventuali file inclusi nel pacchetto scelto.
Devo contattarti prima di effettuare un ordine?
Sì. Inviami i requisiti del tuo progetto prima di ordinare, così posso revisionarli e confermare che posso completare il lavoro.
