Sembra che questo servizio sia in sospeso

Progetterò e verificherò sistemi logici digitali usando verilog, system verilog, uvm

Alcune informazioni sono state tradotte automaticamente.
Medhavi

India

Parlo Inglese, Hindi

Appassionato di Verifica Funzionale, ASIC e circuiti digitali!

Ciao! Sono Medhavi. Ho una laurea magistrale in VLSI e Embedded System Engineering e un'esperienza professionale di 3 anni in multinazionale. Competenze: VIPs | Coverage | Regression Linguaggi hardwa...
Continua a leggere
Informazioni su questo servizio

Breve su di me: Sono un professionista della verifica funzionale con 6 mesi di formazione approfondita e rigorosa nell'architettura di ambienti di verifica complessi utilizzando System Verilog e framework UVM.

Competente nello sviluppo di piani di test, BFMs/UVCs per protocolli standard del settore. I principali risultati includono l'implementazione della copertura funzionale e la scrittura di test complessi per la chiusura della copertura tramite regressione e analisi della copertura, insieme al debug RTL.


Offerte principali:

  • Progettare, sviluppare e verificare sistemi digitali usando Verilog | VHDL | System Verilog | UVM, linguaggi descrittivi hardware.
  • Scrivere codice efficiente e sintetizzabile per implementazioni FPGA e ASIC.
  • Realizzare progetti universitari e assegnazioni con codice sorgente funzionante e risultati di simulazione dei test.
  • Analizzare e debugare i risultati delle simulazioni per identificare e risolvere problemi di progettazione.
  • Collaborare con team interfunzionali per integrare i moduli progettati in sistemi più grandi.
  • Sviluppare e mantenere documentazione tecnica per i moduli progettati.


Standard/Protocolli: AXI | AHB | APB | UART | SPI | I2C | CAN | PCIe | USB | Ethernet


Lingue hardware: Verilog | VHDL | System Verilog | UVM


Lingue software: C | C++ | Python


Simulatore: VCS | Questa | ModelSim

Continua a leggere
design and verify digital logic systems using verilog, system verilog, uvm
Schermo intero
design and verify digital logic systems using verilog, system verilog, uvm
Schermo intero
Schermo intero
design and verify digital logic systems using verilog, system verilog, uvmdesign and verify digital logic systems using verilog, system verilog, uvmdesign and verify digital logic systems using verilog, system verilog, uvm

Il mio portfolio

Tag correlati