Progetterò e programmerò sistemi fpga con vhdl, verilog e systemverilog

Stai costruendo un sistema digitale ad alte prestazioni e hai bisogno di un ingegnere FPGA senior che consegni progetti RTL affidabili e ben documentati? Hai trovato l’esperto giusto.

Con una profonda esperienza pratica nella progettazione FPGA e nella programmazione HDL su piattaforme Xilinx, Intel/Altera e Lattice, porto la tua specifica dal concetto a un’implementazione funzionante e con timing chiuso in modo rapido e professionale.

Cosa faccio

•    Progettazione RTL usando VHDL, Verilog e SystemVerilog
•    Finite State Machines (FSM), architetture pipeline, blocchi DSP
•    Implementazione di protocolli: SPI, I2C, UART, AXI4/AXI-Lite, PCIe, Ethernet
•    Sintesi, placement & routing e chiusura del timing (Vivado / Quartus)
•    Integrazione di core IP e sviluppo di IP personalizzati
•    Simulazioni funzionali e testbench di verifica con constraint-random
•    Analisi del crossing del clock domain (CDC) e sincronizzazione sicura
•    Ottimizzazione delle prestazioni: utilizzo delle risorse, throughput, latenza

Cosa riceverai

•    File sorgente VHDL / Verilog / SystemVerilog puliti e commentati
•    Progetto di sintesi e implementazione (Vivado o Quartus)
•    Waveform di simulazione e testbench
•    Report di timing e riepilogo dell’utilizzo delle risorse
•    Documentazione completa: panoramica dell’architettura