Svilupperò design FPGA Verilog RTL e progetti di logica digitale

Hai bisogno di qualcuno che possa gestire correttamente il tuo progetto FPGA, Verilog, SystemVerilog o Logica Digitale alla prima prova?

Sono specializzato nello sviluppo hardware, programmazione FPGA e creazione di core IP usando Verilog e SystemVerilog. Questo servizio copre la costruzione, l'implementazione e il test di soluzioni basate su FPGA, dal logica digitale di base a processori RISC e core IP personalizzati.

Lavoro direttamente con schede FPGA Arty A7, Nexys A7 e Zybo e posso implementare il tuo progetto direttamente su queste piattaforme. Ciò include la traduzione della tua specifica in RTL, lo sviluppo e l'integrazione di core IP, il debug delle funzionalità, l'esecuzione di analisi di simulazione e la scrittura di User Constraint Files (UCF) per la tua scheda di destinazione.

Servizi che offro:

• Codifica porte logiche
• Diagrammi di timing
• Schema a blocchi
• Finite state machines (FSMs)
• Arithmetic state machines (ASMs)
• Tabelle di verità
• Testbench
• Implementazione RTL
• Costruzione di processori RISC
• Sviluppo di core IP personalizzati
• File di Constraint Utente (UCF)

Strumenti che utilizzo:

• Vivado
• ModelSim
• Xilinx ISE
• Logisim
• MATLAB

Contattami con le tue esigenze o il foglio di assegnazione prima di ordinare, così posso confermare l'ambito e i tempi, evitando sorprese.