Progetterò, debug e ottimizzerò sistemi digitali riscv usando systemverilog e c

Sono un Ingegnere di Progettazione Digitale con oltre 2 anni di esperienza in sistemi digitali e architettura dei computer nel settore dei semiconduttori.

Offro servizi di sviluppo RTL RISCV, verifica e debug usando SystemVerilog e Verilog, in linea con flussi di sviluppo e verifica hardware standard del settore. Il mio lavoro si concentra su RTL pulito e sintetizzabile, accuratezza funzionale e implementazione guidata dalla verifica.

Ho esperienza pratica con processori a ciclo singolo e pipelined, inclusi architetture RISC a 16 e 32 bit, insieme a interfacce UART e AMBA AXI, utilizzando workflow basati su Vivado.

Cosa posso fare

Sviluppo RTL

• Implementazione RTL in SystemVerilog / Verilog
• Stile di codifica modulare e sintetizzabile
• Implementazione di datapath e logica di controllo
• Lavoro su microarchitettura del processore

Verifica e Debug

• Pianificazione dei test di verifica
• Implementazione di testbench diretti
• Debug RTL e analisi delle waveform
• Validazione funzionale e isolamento dei problemi

Protocolli e Interfacce

• Implementazione e verifica di UART
• Gestione del protocollo AMBA AXI

Sentiti libero di contattarmi per una discussione prima di effettuare un ordine.