Ti aiuterò con il tuo progetto FPGA Verilog, ModelSim e Quartus

Hai difficoltà con un compito di Verilog, un progetto FPGA o un laboratorio di logica digitale? Ti aiuterò a progettare, scrivere, simulare e debuggarlo.

Ciò che offro:

Scrittura di codice Verilog per logica combinatoria e sequenziale, FSM, contatori, timer, rilevatori di sequenze

Creazione di testbench e simulazione in ModelSim

Configurazione del progetto Quartus, sintesi e assegnazione dei pin

Debug di discrepanze di simulazione e problemi a livello hardware

Spiegazioni chiare se stai imparando, non solo codice consegnato senza comprensione

Sono uno studente di Computer Engineering Technology con esperienza pratica nella costruzione e debug di progetti FPGA/CPLD, inclusi finite state machines, divisori di clock, driver per display a 7 segmenti e rilevatori di sequenze. Ho affrontato problemi hardware reali (chip difettosi, pin flottanti, bug di timing) che vanno oltre gli esempi di testo, quindi capisco sia il codice che il comportamento hardware dietro di esso.

Che si tratti di un compito di corso, esercitazione di laboratorio o progetto personale, mi assicurerò che funzioni correttamente e che tu capisca come funziona.

Inviami i tuoi requisiti/dettagli del compito e inizierò subito.