Sembra che questo servizio sia in sospeso

Progetterò RTL Verilog personalizzato per FPGA e sintesi ASIC

Alcune informazioni sono state tradotte automaticamente.
Adarsh K

India

Parlo Inglese, Hindi, Tedesco

Ingegnere di progettazione hardware e appassionato di elettronica

Ingegnere di progettazione hardware • Lavoro su un progetto finanziato dal Ministero dell'elettronica e delle tecnologie dell'informazione (MeitY) — "DSP e AI Workload-Optimized Embedded RISC-V Proces...
Continua a leggere
Informazioni su questo servizio

Architetto VLSI & FPGA | 3 anni di esperienza


Smetti di accontentarti di RTL che funziona solo in simulazione. Fornisco hardware pronto per la produzione e implementazioni VLSI di livello enterprise come un architetto che comprende le limitazioni fisiche del silicio.


Campi di competenza:

  • Logica digitale: FSM personalizzati, datapath, controller di memoria.
  • AI & DSP: Acceleratori di reti neurali
  • Sintesi ASIC: netlist a livello di gate, ottimizzazione PPA (<90nm).
  • Design fisico: floorplanning, CTS, PnR, layout.
  • Flow FPGA: sintesi, bitstream, chiusura temporale.
  • Verifica: testbench robusti e debug di waveform.

Toolstack & competenze:

  • ASIC: Synopsys Design Compiler, IC Compiler, Cadence Genus, Innovus, Virtuoso
  • FPGA: Xilinx Vivado, Intel Quartus Prime.
  • HDL/Sim: Verilog, SystemVerilog, VHDL, ModelSim.


NB: Contattami prima di ordinare per discutere della tua architettura e dei nodi tecnologici!

  • #Verilog #FPGA #ASIC #SystemVerilog #Cadence


Continua a leggere
architect custom verilog rtl for fpga and asic synthesis
Schermo intero
architect custom verilog rtl for fpga and asic synthesis
Schermo intero
architect custom verilog rtl for fpga and asic synthesisarchitect custom verilog rtl for fpga and asic synthesis

Piattaforma:

FPGA

Sensori:

Temperatura

•

Umidità

•

Accelerometro

•

Ultrasonic

•

Microfono

+16 in più

Expertise:

Sviluppo firmware

•

Debug

•

Ottimizzazione SoC

+7 in più

Il mio portfolio

Tag correlati