Sfoglia categorie
Esplora
Fiverr Pro
Italiano
$
USD
Svilupperò design fpga hls usando c cpp e vitis hls
Sviluppatore FPGA e AI con 8 anni di esperienza in Verilog VHDL HLS
Sono un ingegnere FPGA e hardware digitale con oltre 8 anni di esperienza pratica nella progettazione RTL, debug, verifica, ottimizzazione e accelerazione hardware. Lavoro con Verilog, VHDL, SystemVer...
Livello 1
Ha soddisfatto determinati criteri di prestazione e mostra un forte potenziale nel marketplace.
Informazioni su questo servizio
Hai bisogno di accelerare il tuo algoritmo C/C++ su un FPGA?
Svilupperò e ottimizzerò design FPGA HLS usando C/C++ e Vitis HLS, convertendo il tuo algoritmo in hardware efficiente e sintetizzabile.
Posso aiutarti con:
- Sviluppo C/C++ a FPGA HLS
- Creazione di progetti Vitis HLS
- Sviluppo di IP HLS
- Simulazione C & co-simulazione C/RTL
- Interfacce AXI e integrazione hardware
- Pipeline di loop e unrolling
- Ottimizzazione del flusso di dati
- Ottimizzazione di latenza e risorse
- Algoritmi DSP e di elaborazione del segnale
- Acceleratori di immagini/dati
- Debugging e problemi di sintesi HLS
- Accelerazione Zynq/ZynqMP FPGA
Il mio obiettivo non è semplicemente far sintetizzare il tuo codice HLS. Mi concentro sulla creazione di hardware affidabile ed efficiente con un equilibrio pratico tra prestazioni, latenza e risorse FPGA.
Strumenti: Vitis HLS, Vivado, C/C++, Verilog/VHDL e workflow di sviluppo FPGA.
Hai un algoritmo o un codice C/C++ esistente che vuoi accelerare? Inviami i dettagli prima di ordinare così posso consigliarti il pacchetto più adatto.
Piattaforma:
FPGA
Il mio portfolio
Altri servizi della categoria Ingegneria elettronica offerti da me
FAQ
Traduzione automatica.
Q1. Cos'è HLS?
L'High-Level Synthesis (HLS) converte algoritmi scritti in linguaggi come C/C++ in hardware sintetizzabile adatto all'implementazione su FPGA.
Q2. Lavori con Vitis HLS?
Sì. Posso sviluppare, simulare, sintetizzare e ottimizzare design HLS usando Vitis HLS.
Q3. Puoi convertire il mio codice C/C++ esistente in hardware FPGA?
Sì. Posso analizzare il tuo algoritmo C/C++ esistente e adattarlo per HLS considerando sintetizzabilità, latenza, throughput e utilizzo delle risorse FPGA.
Q4. Puoi ottimizzare un design HLS esistente?
Sì. Posso lavorare su pipeline, unrolling di loop, flusso di dati, accesso alla memoria e ottimizzazione delle interfacce per migliorare le prestazioni e/o l'utilizzo delle risorse.
Q5. Puoi creare interfacce AXI?
Sì. Posso sviluppare IP HLS usando interfacce basate su AXI appropriate in base all'architettura e alle esigenze del tuo sistema.
Q6. Puoi integrare l'IP HLS in Vivado?
Sì. L'integrazione in un progetto FPGA Vivado può essere inclusa a seconda del pacchetto e della complessità del progetto.
Q7. Supporti Zynq e ZynqMP?
Sì. Posso lavorare con workflow di accelerazione FPGA basati su Zynq/ZynqMP, inclusi IP HLS e integrazione hardware.
Q8. Puoi lavorare con algoritmi DSP o di elaborazione immagini?
Sì. HLS è particolarmente utile per molte applicazioni DSP, di elaborazione del segnale, immagini e dati.
Q9. Fornirai il codice sorgente?
Sì. I deliverables concordati possono includere il codice sorgente C/C++ HLS, progetto Vitis HLS e i file IP/RTL generati, se applicabile.
Q10. Devo contattarti prima di ordinare?
Per tutto ciò che va oltre un piccolo modulo HLS standalone, sì. Inviami il tuo algoritmo, FPGA target, codice esistente e requisiti di prestazioni così posso consigliarti il pacchetto più adatto.
