Sfoglia categorie
Esplora
Fiverr Pro
Italiano
$
USD
Progetterò verilog o vhdl rtl con testbench e simulazione
Sviluppatore FPGA e AI con 8 anni di esperienza in Verilog VHDL HLS
Sono un ingegnere FPGA e hardware digitale con oltre 8 anni di esperienza pratica nella progettazione RTL, debug, verifica, ottimizzazione e accelerazione hardware. Lavoro con Verilog, VHDL, SystemVer...
Livello 1
Ha soddisfatto determinati criteri di prestazione e mostra un forte potenziale nel marketplace.
Informazioni su questo servizio
Devi verificare il tuo RTL Verilog o VHDL prima di metterlo su hardware?
Progetterò un testbench pulito e strutturato e simulerò il tuo RTL per verificare la funzionalità, individuare bug e darti sicurezza prima della sintesi o del deployment su FPGA.
Posso aiutarti con:
- Verifica RTL Verilog / VHDL
- Sviluppo di testbench
- Simulazione funzionale
- Verifica di FSM, FIFO, contatori e datapath
- Test di interfaccia e protocollo
- Comportamento di clock/reset
- Analisi delle waveform
- Test di corner-case
- Debug della simulazione
- Scenari di test in stile regression
Strumenti: Vivado Simulator, ModelSim, Questa e altri simulator HDL compatibili.
Riceverai i file di testbench/source richiesti, i risultati della simulazione e un feedback chiaro sui problemi riscontrati durante la verifica.
Hai un progetto RTL esistente che non si comporta correttamente? Posso anche analizzare la simulazione e aiutarti a individuare la causa principale.
Per progetti complessi, multi-modulo o requisiti di verifica specifici, contattami prima di ordinare così posso rivedere l'ambito e offrirti un servizio personalizzato.
Piattaforma:
FPGA
Il mio portfolio
Altri servizi della categoria Ingegneria elettronica offerti da me
FAQ
Traduzione automatica.
Quali linguaggi HDL supporti?
Supporto Verilog e VHDL RTL. Posso anche lavorare con verifiche basate su SystemVerilog quando il progetto lo richiede.
Q: Puoi creare un testbench per il mio RTL esistente?
A: Sì. Inviami il tuo RTL e i requisiti, e posso creare un testbench strutturato con stimoli appropriati e controlli di simulazione.
Q: Puoi verificare FSM, FIFO, contatori e datapath?
A: Sì. Posso verificare strutture RTL comuni, tra cui FSM, FIFO, contatori, timer, datapath, registri, interfacce di memoria e logica personalizzata.
Q: Quali strumenti di simulazione usi?
A: Posso lavorare con ambienti di simulazione HDL compatibili, tra cui Vivado Simulator, ModelSim e Questa, a seconda delle esigenze del tuo progetto.
Q: Puoi analizzare il mio waveform di simulazione esistente?
A: Sì. Puoi fornirmi il waveform, l'output di simulazione, RTL e testbench, e posso analizzare il comportamento e aiutarti a identificare problemi funzionali.
Q: Fornisci il codice sorgente del testbench?
A: Sì. Il pacchetto applicabile può includere i file del testbench/sorgente insieme ai risultati di simulazione e ai risultati della verifica.
Q: Puoi testare casi limite?
A: Sì. I pacchetti Standard e Premium possono includere scenari di test aggiuntivi e test di corner-case appropriati alla funzionalità RTL.
Q: Puoi verificare un progetto FPGA multi-modulo?
A: Sì, ma i progetti più grandi richiedono una valutazione dello scope perché lo sforzo di verifica dipende molto dal numero di moduli, interfacce, complessità e copertura richiesta. Contattami prima per un'offerta personalizzata.
Q: Puoi correggere bug trovati durante la verifica?
A: Sì. Posso identificare e risolvere problemi RTL quando il debugging rientra nello scope concordato del progetto. Task di debugging più complessi possono essere gestiti tramite il mio Gig dedicato al FPGA Debugging o un'offerta personalizzata.
Q: Puoi verificare RTL prima dell'implementazione FPGA?
A: Assolutamente. La simulazione e verifica RTL possono aiutare a identificare problemi funzionali prima della sintesi, implementazione e test hardware.
