Offrirò servizi di design digitale e verifica con circa 7 anni di esperienza

Ho un'esperienza professionale di oltre 6 anni in logica digitale, progettazione e verifica di sistemi. Ho una forte competenza in Verilog, SystemVerilog, UVM e Python e ho realizzato molti progetti sia a livello professionale che personale in questi ambiti. Alcuni dei progetti principali sono elencati di seguito:

- Pianificare la verifica di blocchi di progettazione digitale complessi comprendendo appieno le specifiche di progetto e collaborando con gli ingegneri RTL per identificare scenari di verifica importanti

- Creazione ed esecuzione di testplan per la verifica

- Verifica architetturale/microarchitetturale dell'implementazione del modulo RISCV Debug su ISS proprietario e su RTL di core server di alta gamma

- Comprensione delle specifiche architetturali, scrittura di test diretti in C e Assembly per la verifica funzionale e la copertura (codice + funzionale) per il completamento

- Esecuzione di regressioni e debug di trace failure in 22 core di alta gamma

- Sviluppo di script post-sim e di automazione in Python, Ruby e Bash

- Collaborazione con il team partner del nostro cliente a San Mateo, CA, USA, con incontri settimanali

- Esperienza con strumenti Mentor Graphics come QuestaSim e visualizer

- Verifica del SweRV Core (di Western Digital)