Ti aiuterò con la progettazione logica digitale, verilog e uvm

Offro servizi professionali di Verilog e progettazione logica digitale con una solida base di esperienza nella verifica di progetti reali. Ho lavorato su diversi progetti nel settore dei semiconduttori che coinvolgono comprensione di RTL, avvio di testbench, verifica CSR e progetti basati su protocolli, il che mi permette di fornire logica non solo corretta in teoria, ma affidabile in simulazione.

Posso aiutarti a progettare, debugare o migliorare logica combinatoria e sequenziale, inclusi FSM, contatori, registri e datapath. Supporto anche nella creazione di testbench Verilog e nel debug RTL con un approccio chiaro e strutturato.

Tutto il codice consegnato con questo servizio è completamente testato ed eseguibile solo su Synopsys VCS. Questo garantisce precisione di simulazione di livello industriale e evita incoerenze tra simulatori. Il supporto per altri simulatori non è incluso a meno che non venga discusso in anticipo.

Offro:

• Codifica RTL Verilog/SV
• Progettazione logica digitale (FSM, registri, contatori)
• Creazione e debug di testbench (VCS)
• Logica CSR e basata su registri
• Spiegazione e debug RTL

Strumenti: Verilog/SystemVerilog, Synopsys VCS

Focus: Accuratezza, chiarezza e affidabilità della simulazione