Sfoglia categorie
Esplora
Fiverr Pro
Italiano
$
USD
Progetterò e verificherò il tuo fpga in system verilog o hls
Sistemi embedded, FPGA e sviluppatore di software!
Ingegnere FPGA e embedded, orientato all'hardware front-end. Progetto e verifico blocchi Verilog/SystemVerilog e HLS, da moduli piccoli ad acceleratori AXI-connected e sistemi SoC completi per FPGA AM...
Informazioni su questo servizio
Hai bisogno di progettazione FPGA/digitale front-end che funzioni sul hardware reale, non solo di codice che compila? progetto e verifico RTL (Verilog/SystemVerilog) o creo progetti HLS che trasformano C in hardware efficiente in meno tempo.
COSA FACCIO
RTL: FSM, datapath, FIFOs, controllori di memoria, AXI, DSP, crypto, architetture avanzate di processori (OoO, VLIW), ecc. sono solo alcuni di essi
Verifica: testbench SystemVerilog con asserzioni, waveform e risultati di coverage
HLS: C/C++ a RTL in Vitis HLS, ottimizzato per throughput/area, riducendo i tempi di progettazione
Ottimizzazione: sintesi, chiusura temporale, riduzione risorse e potenza
Correzioni: simulazioni fallite, errori di sintesi, violazioni di timing
STRUMENTI
Vivado, Vitis HLS, Quartus, ModelSim/Questa, Verilator, scripting Python su AMD/Xilinx e Intel FPGAs
COME FUNZIONA
1. Invi i requisiti, lFPGA target e i vincoli
2. Confermo ambito e tempistiche
3. Consegnò a milestone con aggiornamenti
4. Iteriamo gratuitamente fino a quando il progetto rispecchia la tua specifica, entro i requisiti iniziali
5. Ricevi codice sorgente pulito e commentato, testbench e risultati di simulazione in un file ben documentato
Non sei sicuro che sia adatto? Scrivimi prima di ordinare e ti dirò onestamente se posso aiutarti.
Piattaforma:
FPGA
FAQ
Traduzione automatica.
Devo scegliere RTL (Verilog/SystemVerilog) o HLS?
RTL offre controllo completo su timing e area. HLS trasforma C/C++ in hardware più velocemente, ideale per progetti con algoritmi pesanti. Diccemi i tuoi obiettivi e ti consiglierò la soluzione migliore.
Il mio codice e le mie idee restano confidenziali?
Sì. Le tue specifiche, il codice e i risultati servono solo per il tuo ordine e non vengono mai condivisi. Se il progetto è sensibile, posso firmare un NDA prima che invii qualsiasi cosa.
Lavori con VHDL?
Mi occupo principalmente di Verilog/SystemVerilog e HLS, ma progetto anche in VHDL. Se il tuo progetto è basato su VHDL, scrivimi prima con i dettagli così vediamo se sono la persona giusta prima di ordinare.
Il mio progetto è più grande dei pacchetti gig. E adesso?
Scrivimi con i tuoi requisiti e preparerò un'offerta personalizzata con prezzo fisso e tempi di consegna che rispecchiano lo scope reale, così non ci saranno sorprese a metà progetto. I pacchetti servono solo come riferimento!
