Sarò il tuo esperto ingegnere di verifica ASIC FPGA

Sono un ingegnere di verifica hardware professionista specializzato nella creazione di testbench robusti e riutilizzabili per progetti complessi di ASIC e FPGA. Utilizzo metodologie standard del settore per individuare bug critici in anticipo e garantire che il tuo silicon o bitstream sia corretto al primo tentativo.

Ciò che offro:

Progettazione dell'architettura: sviluppo di ambienti testbench completi, scalabili, basati su UVM/SystemVerilog da zero.

Sviluppo di componenti: scrittura di driver, monitor, scoreboard e sequencer robusti.

Coverage & assertions: implementazione di modelli di coverage funzionale e assertions SystemVerilog (SVA).

Debugging: analisi delle cause profonde di bug complessi di progetto utilizzando waveform viewer.

Per finalizzare la configurazione del tuo profilo, dimmi:

Su quale sito di freelancing stai pubblicando?

Quali strumenti di simulazione usi (Questasim, Vivado, ModelSim)?

Qual è il tuo prezzo target per i pacchetti base e premium?

Posso definire esattamente le tue fasce di prezzo in base ai tuoi strumenti e al workflow.