Configurerò rtl per il tuo sistema desiderato
Ingegnere elettronico
Informazioni su questo servizio
Sono un Ingegnere Elettronico specializzato in VLSI Design, Digital System Design, FPGA Development e Digital Signal Processing (DSP). Sviluppo architetture digitali efficienti e affidabili che garantiscono funzionalità e implementazioni precise.
In questo servizio, puoi richiedere la progettazione di qualsiasi sistema digitale utilizzando Verilog, SystemVerilog o metodologie basate su FPGA, in base alla tua problematica, obiettivo di ricerca o specifica di prodotto. Che tu abbia bisogno di un sottosistema processore, logica di controllo, interfaccia di comunicazione, macchina a stati finiti, interfaccia di memoria, implementazione di algoritmi DSP, acceleratore CNN o un acceleratore hardware personalizzato, ti fornirò un'implementazione HDL verificata tramite simulazione con documentazione. Se stai lavorando su un'idea innovativa, sentiti libero di condividere il concetto. Le tue informazioni e i dettagli del progetto saranno riservati.
La mia esperienza include progettazione RTL, prototipazione FPGA, interfacciamento di memoria, UART/SPI/I2C, algoritmi di digital signal processing e implementazione hardware di modelli matematici.
Fornisco progetti professionali, ben documentati e testati tramite simulazione, adatti ai flussi di lavoro di FPGA e ASIC, con guida per l'implementazione
Piattaforma:
FPGA
Expertise:
AI
•
Programmazione
FAQ
Traduzione automatica.
Quale linguaggio usi
Per lo più uso Verilog, ma se vuoi che venga fatto in VHDL, SystemVerilog o qualsiasi altro HDL, posso farlo.
Un linguaggio diverso da Verilog costa di più
No, per niente.
Puoi fare FPGA anche con VHDL
Una volta che il codice è sintetizzato, può essere trasferito su FPGA, indipendentemente dal linguaggio usato.
Quale FPGA usi, puoi farlo per una parte invece che per una scheda
In particolare, lavoro sulla Digilent Nexys 4 Artix-7 FPGA Trainer Board (non-DDR), non posso garantire un chip FPGA su cui programmare.
Cosa esattamente mi darai al completamento del progetto
Condividerò la cartella completa del progetto (di Xilinx Vivado). Contiene tutti i file sorgente, di simulazione e di constraint, il bitstream non verrà cancellato durante la condivisione se il progetto include Hardware implementation
Puoi farlo anche per altri FPGA board.
Se hai FPGA diversi da Nexys-4, posso fornirti un progetto funzionante, ma potresti ricevere errori. Devi condividere con me quell'errore e lo risolverò senza considerarlo come revisione.
Mi aiuterai gratuitamente?
Dato che ho una buona esperienza con gli FPGA, posso risolvere i tuoi errori. Se hai quasi completato il progetto e sei bloccato in un passaggio, cercherò di risolverlo il più possibile.

