Scrivo testbench basati su Python con cocotb per i tuoi progetti Verilog, SystemVerilog o VHDL. Funziona su simulatori gratuiti e open source come Verilator, quindi non paghi strumenti. Cosa ottieni: - test cocotb con driver, monitor e scoreboard - verifica rispetto a un modello di riferimento in Python - test casuali e diretti - un Makefile così puoi rifare tutto con un solo comando Verifico datapath DSP personalizzati e vettori RISC-V sul lavoro con questo metodo. Inviaci il tuo RTL e una breve descrizione del comportamento atteso.