Progetterò e debuggherò ASIC RTL usando Verilog e SystemVerilog

Alcune informazioni sono state tradotte automaticamente.
Mohamed H

Egitto

Parlo Arabo, Inglese

Ingegnere elettronico e delle comunicazioni

Sono un Ingegnere Elettronico e delle Telecomunicazioni, classificato quarto nella mia classe, con competenze in ASIC Physical Design e Digital IC Design. Ho esperienza pratica nell'implementazione RT...
Continua a leggere
Informazioni su questo servizio

Progetterò, debuggherò e verificherò moduli RTL in Verilog/SystemVerilog con testbench e analisi di simulazione, consegnando codice pulito e sintetizzabile in base alle tue esigenze.

design and debug asic rtl using verilog and systemverilog
Schermo intero
design and debug asic rtl using verilog and systemverilog

Il mio portfolio

Tag correlati