Scriverò, simulerò e debuggherò il codice assembly RISCV e i progetti basati su ISA

Alcune informazioni sono state tradotte automaticamente.

Pakistan

Parlo Urdu, Inglese

45 ordini completati

Ingegnere

Sono un ingegnere elettronico con esperienza nello sviluppo di FPGA e nella progettazione di processori RISC. Offro servizi come la programmazione di FPGA, la creazione di moduli personalizzati e l'in...

Livello 1

Ha soddisfatto determinati criteri di prestazione e mostra un forte potenziale nel marketplace.

Informazioni su questo servizio

Cerchi un supporto esperto per la programmazione assembly, la simulazione o l'integrazione di codice RISC-V ? Offro sviluppo di basso livello pulito, efficiente e ben strutturato utilizzando il set di istruzioni RISC-V.

Sono specializzato nella scrittura e simulazione di codice assembly RISC-V utilizzando sia strumenti didattici leggeri come RARS e Venus , sia toolchain professionali come RISC-V GNU toolchain , Spike e Verilator .


I servizi includono:

  • Scrittura di codice assembly RISC-V ottimizzato e leggibile (RV32I, RV64I, M, F)
  • Simulazione del codice utilizzando RARS , Venus o Spike
  • Debug a livello di istruzione e analisi delle tracce
  • Sviluppo di sequenze di test per la convalida del core o l'integrazione a livello di firmware
  • Creazione di routine di avvio, layout di memoria e interazione I/O (se supportata)
  • Fornitura di codice eseguibile sia su piattaforme educative che professionali

Strumenti supportati:

  • RARS (assemblatore RISC-V e simulatore runtime)
  • Venus (simulatore RISC-V basato sul Web)
  • Spike , GDB e riscv64-unknown-elf-gcc
  • Verilator (per test RTL)
  • Linux, Make, Git


Piattaforma:

FPGA

Sensori:

Camera

Expertise:

Debug

Ottimizzazione SoC

Microcontroller

testing

Il mio portfolio

Tag correlati