Implementerò, debuggherò e verificherò i protocolli amba ahb, apb e axi e spi, uart

Alcune informazioni sono state tradotte automaticamente.

Pakistan

Parlo Inglese

Semplificare la progettazione e la verifica digitale

Sono un Ingegnere di Digital Design & Verification specializzato in Verilog, SystemVerilog, UVM e design RTL. Ho esperienza pratica in APB, AHB, AXI, RISC-V, UART e verifica di SoC. sviluppo testbench...

Continua a leggere

Informazioni su questo servizio

Sono un Ingegnere di Progettazione e Verifica Digitale con oltre 4 anni di esperienza nello sviluppo RTL e ASIC/FPGA. Ti aiuterò a progettare, simulare e verificare un core di processore RISC-V personalizzato o standard (RV32I) usando Verilog/SystemVerilog.
Che tu abbia bisogno di un core single-cycle, pipelined o con istruzioni personalizzate, consegnerò codice RTL pulito e modulare con un testbench funzionante, waveform di simulazione e documentazione. Ideale per studenti, startup o team di ricerca che sviluppano sistemi basati su RISC-V.