Progetterò sistemi fpga usando vivado o quartus tramite verilog o systemverilog

Hai bisogno di un ingegnere FPGA professionista che capisca davvero di hardware, non solo qualcuno che copia e incolla codice? Sei nel posto giusto.

Sono un ingegnere FPGA e RTL con esperienza reale nel settore e nella ricerca. Ho lavorato su processori RISC-V multicycle e pipelined da zero, con Xilinx Zynq RFSoCs per la trasmissione di segnali RF in banda S, e ho implementato sistemi digitali complessi che vanno oltre gli esempi di testo. Attualmente sono un Research Affiliate all'Università GIST in Corea del Sud, nel dipartimento EECS, su architetture di calcolo riconfigurabili.

Cosa offro:

Progettazione e implementazione FPGA

• RTL in Verilog e SystemVerilog per FPGA Xilinx (Artix, Zynq, UltraScale) e Intel (Cyclone, Arria, Stratix)
• Sintesi, placement & routing, analisi temporale usando Vivado e Quartus Prime
• Integrazione di core IP usando IP Xilinx

Digitale

• Logica combinatoria e sequenziale
• FSM e ottimizzazione
• Datapath pipelined
• Interfacce di memoria, FIFO, crossing di dominio di clock

Protocolli di interfaccia

• SPI, UART, I2C, AXI, Wishbone
• Controller per display VGA
• Integrazione processore RISC-V

Sintesi di alto livello

• Vitis HLS per generazione di IP personalizzati
• Hardware/software