Progetterò moduli RTL, FSM, FIFO e testbench in verilog HDL

Alcune informazioni sono state tradotte automaticamente.

India

Parlo Hindi, Inglese

Studente di ingegneria elettrica

Sono uno studente di Ingegneria Elettrica all'IIT Ropar con forte focus sul design RTL e architetture digitali. Ho vasta esperienza nella progettazione di processori RISC-V a 32 bit, ponti CDC UART e ...
Informazioni su questo servizio

Benvenuto!

Offro servizi professionali di Verilog HDL e RTL Design per elettronica digitale, FPGA e progetti accademici o industriali. Scrivo codice pulito, sintetizzabile e ben documentato, con simulazioni e verifiche approfondite.

Posso aiutarti con:

  • Codifica Verilog HDL
  • Design RTL
  • Finite State Machines (FSM)
  • ALU, registri, contatori, shift register
  • UART, FIFO, memoria (RAM/ROM)
  • Design logico digitale
  • Progetti FPGA
  • Sviluppo di testbench
  • Simulazioni con Vivado

Ciò che riceverai:

  • Codice Verilog HDL pulito e sintetizzabile
  • Moduli RTL ben strutturati
  • Testbench completo per la verifica
  • Waveform di simulazione
  • Codice sorgente
  • Documentazione (se richiesta)
  • Comunicazione rapida e consegna puntuale

Ho esperienza nello sviluppo di progetti come un processore RISC-V a 32 bit, ponte di crossing del dominio di clock UART, controllore intelligente per ascensori e controllore semaforico, oltre a molti moduli RTL riutilizzabili.

Contattami prima di effettuare un ordine così possiamo discutere i requisiti del tuo progetto e scegliere la soluzione migliore.

Grazie, non vedo l'ora di lavorare con te!

Piattaforma:

FPGA

Expertise:

Debug

Ottimizzazione SoC

Programmazione

Altro

Il mio portfolio