Progetterò e simulerò processori risc v in verilog vhdl

Hai problemi con un compito o progetto di Verilog, VHDL o processore RISC-V? Lo progetterò, simulerò e documenterò per te in modo chiaro, funzionante e consegnato rapidamente.

Sono uno studente di Ingegneria Informatica (GIKI) attualmente lavorando come Ingegnere di Architettura dei Computer AI, con esperienza pratica nella creazione di processori RISC-V da zero: a ciclo singolo, pipeline a 5 stadi e estensioni di set di istruzioni personalizzate (unità CFU/MAC) su hardware FPGA reale (Xilinx Vivado, Nexys A7).

Ciò in cui posso aiutarti:

• Moduli Verilog / VHDL (ALU, FSM, decoder, contatore, ecc.)
• Progettazione di processori RISC-V (a ciclo singolo, pipeline, ISA personalizzata)
• Testbench + waveform di simulazione (Vivado, Verilator)
• Compiti di laboratorio universitario & supporto FYP/capstone
• Documentazione chiara per farti capire il tuo codice

Perché lavorare con me:

• Consegna rapida (2 giorni per Basic)
• Esperienza reale su FPGA e nel settore, non solo teoria
• Codice pulito e commentato che puoi spiegare durante la tua viva/demostratione

Scrivimi prima di ordinare i tuoi requisiti così posso confermare l'ambito e i tempi.