Progetterò e verificherò RTL verilog e systemverilog per FPGA e sistemi digitali

Alcune informazioni sono state tradotte automaticamente.
Umar Salim

Pakistan

Parlo Urdu, Inglese
Sono un Ingegnere Elettrico specializzato in FPGA Design, ASIC RTL Design, Digital Design e UVM Verification. Offro soluzioni professionali di progettazione hardware usando Verilog e SystemVerilog, tr...
Continua a leggere
Informazioni su questo servizio

Per favore, fornisci le seguenti informazioni prima di iniziare:

  1. Descrizione del progetto: Cosa vuoi che faccia il design RTL/FPGA?
  2. Specifiche: Datasheet, documento di progettazione, diagramma a blocchi o requisiti dell'assegnazione/progetto.
  3. Ingressi e uscite: Nomi dei segnali, larghezze, requisiti di timing e comportamento atteso.
  4. Clock/reset: Frequenza del clock, tipo di reset e comportamento del reset.
  5. FPGA/dispositivo target: Famiglia di FPGA o dispositivo specifico, se applicabile.
  6. Requisiti di interfaccia: UART, SPI, I2C, AXI, Wishbone, ecc., se applicabile.
  7. Output atteso: Solo RTL, testbench, risultati di simulazione, progetto Vivado, sintesi, ecc.
  8. Codice esistente: Carica eventuali file Verilog/SystemVerilog/VHDL esistenti se sono necessari debugging o modifiche.
  9. Requisiti di simulazione: Simulatore preferito e eventuali vettori/waveform di test esistenti.
  10. Materiale di riferimento: Datasheet, diagrammi di timing, waveform o esempi di comportamento atteso.

Per lavori di debugging: Per favore, fornisci il codice sorgente esistente, messaggi di errore, log di simulazione e waveform/screenshot se disponibili.

Continua a leggere
design and verify verilog and systemverilog rtl for fpga and digital systems
Schermo intero
design and verify verilog and systemverilog rtl for fpga and digital systems
Schermo intero
Schermo intero
Visualizza presentazione
design and verify verilog and systemverilog rtl for fpga and digital systemsdesign and verify verilog and systemverilog rtl for fpga and digital systemsdesign and verify verilog and systemverilog rtl for fpga and digital systemsdesign and verify verilog and systemverilog rtl for fpga and digital systems

Tag correlati