Sfoglia categorie
Esplora
Fiverr Pro
Italiano
$
USD
Farò laboratori, progetti e modelli in verilog, systemverilog, vhdl, vivado, ise, quartus e modelsim
Esperienza in ingegneria hardware e software per computer
Ciao a tutti, contattatemi se cercate le seguenti competenze: --Competenze software per computer-- - Java ed Eclipse - Python ed elaborazione delle immagini -- C / C++ / C# --Arduino / Bash / Matlab /...
Informazioni su questo servizio
Aiuto studenti universitari e di college che sono bloccati con Simulazioni Verilog / System Verilog / VHDL, Testbench o progetti FPGA sintetizzabili, laboratori o compiti.
Se il tuo progetto presenta errori in simulazione o sintesi, si comporta in modo scorretto o non soddisfa i requisiti del laboratorio, io debuggerò e risolverò il problema, così il tuo codice funzionerà come previsto.
Questo servizio è ideale per:
- Compiti di laboratorio Verilog / SystemVerilog / VHDL
- Progetti e compiti
- errori Vivado / ModelSim / Quartus / FPGA / Blackboard
- Problemi di logica, timing, sintesi o simulazione
Cosa offro:
- Debug e correzione di codice Verilog esistente
- Completamento di laboratori completi e progetti di semestre o regolari
- Correzione di errori di simulazione e sintesi
- Supporto per Testbench e verifica delle waveform (dove richiesto)
- Spiegazione chiara di cosa non funzionava e come è stato risolto
Posso anche insegnarti online Digital Logic, Digital System Design, FPGA e Verilog Coding.
Piattaforma:
FPGA
FAQ
Traduzione automatica.
Che tipo di lavoro con Verilog ti aiuto a fare?
Aiuto con il debug e la correzione di codice Verilog / SystemVerilog esistente, inclusi errori di simulazione, problemi di sintesi, output errati e problemi a livello di FPGA in laboratorio.
Scrivi progetti completi da zero?
Risposta: Sì, tutti i tipi di progetti educativi o regolari possono essere realizzati da zero. Verranno forniti design RTL completi, simulazioni, sintesi e documentazione.
Quali strumenti usi?
Vivado, ISE, ModelSim, Quartus e altri strumenti standard per FPGA, a seconda delle tue esigenze.
Spiegherai la soluzione?
Sì. Possiamo anche organizzare un incontro online se necessario.
Puoi aiutare con compiti di laboratorio e assegnazioni?
Sì. Posso aiutare con esercizi di laboratorio, assegnazioni e design RTL. Se necessario, possiamo fare un incontro online.
Cosa ti serve da me per iniziare?
Avrò bisogno delle dichiarazioni di progetto, dei manuali di laboratorio o di qualsiasi dettaglio necessario per iniziare il lavoro. Se hai già del codice, avrò bisogno di: - I tuoi file Verilog - Messaggi di errore o screenshot (se presenti) - Strumento utilizzato (Vivado, ModelSim, ecc.) - Breve descrizione del problema
Quanto è veloce la consegna?
Dipende dalla complessità del compito. Il tempo di consegna per compiti urgenti può variare da 2 ore a qualche giorno.
Fornisci screenshot di sintesi FPGA o waveform?
Sì, quando necessario, posso fornire waveform di simulazione, risultati di sintesi o screenshot come parte della consegna.
