Offro competenze comprovate in design RTL e Verilog, fornendo soluzioni robuste e ben documentate per processori personalizzati, architetture RISC-V e sistemi FPGA complessi.
Servizi principali:
- Sviluppo: progettazione personalizzata di FPGA e RTL, codifica e debugging.
- Verifica: creazione di testbench e simulazioni approfondite con ModelSim.
- Implementazione: sintesi FPGA, analisi dei tempi e avvio della scheda tramite UCF constraints.
Esperienza nei progetti:
- CPU personalizzate e core RISC-V (da singolo ciclo a pipeline).
- ALU, FSM, contatori e logica complessa di datapath/control.
- Buffer UART, FIFO/LIFO e progettazione di memoria.
- Traduzione RTL a livello di algoritmo per ricerca accademica o uso industriale.
Strumenti e piattaforme:
- Hardware: FPGA Xilinx.
- Software: ModelSim, Intel Quartus, Proteus.
- Deliverables: RTL pulito, modulare e altamente scalabile con gerarchia e documentazione adeguate.