Fornirò assistenza nell'implementazione di Verilog VHDL DSP RISC V FPGA utilizzando Vivado Quartus

Ciao, grazie per averci contattato. Sono un ingegnere di progettazione FPGA con 2 anni di esperienza in progetti industriali FPGA. Sono qui per risolvere problemi di progettazione di sistemi digitali, conversione di codice da C a Verilog, progettazione di processori e implementazione di algoritmi DSP su schede FPGA. Ho lavorato con diverse schede FPGA, Spartan 6, nexys-Artix A7, DE1-SOC, chip SDR.

Ho una buona padronanza di data flow, gate level, modellazione comportamentale usando Verilog e VHDL per:

1-Implementazione in tempo reale di algoritmi DSP

2-Implementazione di sistemi di comunicazione digitale

3-Progettazione di processori completamente pipelined con gestione di hazard di controllo, eccezioni di hazard di dati e unità di gestione degli interrupt. Ho già lavorato su processori vettoriali, RISC-V, Mips a 32 bit, LC-3b, ecc.

4-Interfaccia di moduli sensori FPGA (ultrasuoni, ponte MIPI CSI-2, interfaccia UART MATLAB).

5-Report di timing

6-File bit-stream

7-Progettazione di macchine a stati

Le schede che ho usato e sono disponibili:

1-Zybo Z7: Zynq-7000 ARM/FPGA SoC

2-DE1-SOC,

3-Zynq-7000 ARM/FPGA SoC

4-Spartan-6

5-Nexys A7

Sono disponibile per qualsiasi tipo di domanda e discussione sui progetti. Sentiti libero di discutere