Progetterò e realizzerò un progetto FPGA usando Verilog e VHDL

Ciao,

Sono un ingegnere di FPGA e RTL Design con 3 anni di esperienza nel settore, specializzato nella creazione e distribuzione di sistemi digitali completi su piattaforme Xilinx e Altera, tra cui Kintex UltraScale+, Nexys A7, ZedBoard e Spartan-6.

Ciò che progetterò e consegnerò per te:

Design e implementazione RTL

• Progettazione di moduli Verilog e VHDL
• Architettura parametrizzata e riutilizzabile
• Ottimizzazione di pipelining e timing
• Gestione del crossing tra domini di clock e CDC
• Ottimizzazione delle risorse
• Adder e moltiplicatori a virgola mobile ad alte prestazioni

Implementazione di protocolli e interfacce

• UART, SPI, MIPI CSI-2, PCIE
• AXI4 e AXI-Lite
• Trasferimento dati tramite DMA

Verifica e testing

• Sviluppo di testbench
• Waveform di simulazione e risultati
• Co-simulazione con Python e validazione del modello golden

Piattaforme FPGA su cui lavoro:

• Xilinx: Kintex UltraScale+, Nexys A7, ZedBoard, Spartan-6
• Altera: DE1-SoC
• Strumenti: Vivado, Quartus Prime, Xilinx ISE

Perché lavorare con me:

La soddisfazione del cliente è la mia priorità principale

• RTL pulito, documentato e sintetizzabile
• Garanzia di timing closure
• Revisioni fino a quando non sarai soddisfatto

Contattami prima di ordinare così possiamo discutere le tue esigenze e definire il miglior piano per il tuo progetto