Fornirò servizi rtl2gds utilizzando cadenza e sinossi

Servizi

ASIC fit RTL

Sintesi e prototipazione FPGA

Verifica funzionale

Progettazione ASIC completa dal RTL al GDSII

Frontend e Backend di progettazione ASIC

Scrittura di Synopsys Design Constraint (SDC)

Verifica e debug DRC/LVS/PEX

Approvazione completa

Pianificazione di tapeout e test

Strumenti

Xilinx/Vivado

Modelsim/VCS/Cadence Verilog XL/NCVerilog

Cadence Genus/Synopsys Design Compiler

Cadence Innovus

Cadence Virtuoso

Mentor Graphics Calibre

PVS

Tempus

Voltus

Quantus

Conformal

Perché sceglierci?

Proficienti in progettazione IC

Abbiamo diversi strumenti a disposizione

Nessun compromesso sulla qualità

Consegna sempre prima delle scadenze

Deliverables di alta qualità, inclusi documentazioni e presentazioni

Demo dal vivo