Progetterò logica rtl personalizzata in verilog e system verilog

Alcune informazioni sono state tradotte automaticamente.
Ramish Hassan

Pakistan

Parlo Inglese, Tedesco

Programmatore hardware

Ciao! Sono un ingegnere specializzato in progettazione di IC digitali, architettura RTL e programmazione di sistemi C/C++. Ho esperienza pratica nella progettazione front-end, scrittura e verifica di ...
Continua a leggere
Informazioni su questo servizio

Design di circuiti integrati digitali, RTL Coding e verifica

Hai bisogno di RTL robusto, sintetizzabile e di una verifica completa? Sono specializzato in core IP Verilog e SystemVerilog efficienti, datapath personalizzati e ambienti di verifica.

Cosa offro:

  • Design RTL personalizzato: processori pipelined (ad esempio RISC-V), unità aritmetiche e datapath complessi.
  • Logica sequenziale e FSM: controller di memoria, FIFO e macchine a stati Mealy/Moore.
  • Protocolli SoC: interfacce master-slave AMBA APB, AHB e AXI.
  • Verifica avanzata: testbench stratificati, SystemVerilog Assertions (SVA) e UVM.
  • Prototipazione FPGA: mapping QSF e integrazione con Platform Designer.

Strumenti e hardware:

  • Lingue: Verilog, SystemVerilog, C/C++
  • Strumenti EDA: ModelSim, Questa Sim, Quartus, Vivado
  • Target: Intel Cyclone IV/V (DE1-SoC, DE10-Lite), Xilinx Zynq-7000

Perché scegliermi? Fornisco codice strettamente sintetizzabile, ben commentato e supportato da verifiche approfondite di corner-case per garantire un'implementazione hardware impeccabile.

Continua a leggere
design custom rtl logic in verilog and system verilog
Schermo intero
design custom rtl logic in verilog and system verilog

Piattaforma:

FPGA

Sensori:

Altro

Expertise:

Debug

•

Microcontroller

•

testing

•

Programmazione

Tag correlati