Progetterò e ottimizzerò acceleratori ai per fpga e asic

Alcune informazioni sono state tradotte automaticamente.

Pakistan

Parlo Inglese

Competenza in IoT, sistemi embedded, PCB, GUI, schemi

Su di me Ciao! Sono un ingegnere elettronico specializzato in accelerazione hardware AI, design FPGA, RISC-V e sistemi embedded. La mia esperienza include sviluppo di set di istruzioni personalizzati,...

Continua a leggere

Informazioni su questo servizio

Stai cercando un acceleratore AI personalizzato, array systolic, progettazione FPGA o soluzione RTL pronta per ASIC?

Progetterò e ottimizzerò hardware acceleratori AI usando Verilog/SystemVerilog per applicazioni FPGA e ASIC. I servizi includono acceleratori a array systolic, progettazione di MAC e unità di elaborazione, motori di moltiplicazione di matrici, acceleratori CNN, datapath INT4/INT8, pipelining, zero-skipping, architetture consapevoli di sparsità e unità aritmetiche personalizzate.

Posso fornire progettazione RTL, simulazione, verifica, testbench, analisi delle waveform, codice pronto per la sintesi, diagrammi a blocchi e documentazione tecnica.

Gli strumenti e i flussi supportati includono strumenti di sintesi Cadence con PDK a 45 nm, Xilinx Vivado, Yosys, OpenLane, Verilator, Icarus Verilog, GTKWave e flussi ASIC open-source usando SKY130.

I progetti possono essere ottimizzati per area, timing, potenza, throughput, latenza o utilizzo delle risorse FPGA. I deliverable possono includere codice sorgente, testbench, rapporti di sintesi, analisi di timing e area, netlist e diagrammi architetturali.

Contattami prima di ordinare per discutere il tuo modello, la precisione, l'FPGA o PDK di destinazione, l'obiettivo di clock e i deliverable richiesti.

Continua a leggere