Progetterò e verificherò moduli rtl fpga in verilog o vhdl

Alcune informazioni sono state tradotte automaticamente.

Regno Unito

Parlo Inglese

Ingegnere FPGA

Ingegnere di progettazione FPGA specializzato in design digitale e sistemi embedded. Ho esperienza nello sviluppo VHDL/Verilog, FPGA Xilinx e Microchip, AXI, DDR, elaborazione delle immagini e interfa...
Informazioni su questo servizio

Sono un ingegnere di progettazione FPGA con esperienza di produzione in Verilog e VHDL

su dispositivi Xilinx (Vivado/Vitis), Microchip (Libero, PolarFire) e Altera (Quartus).


COSA OTTIENI

- RTL sintetizzabile: codice pulito, commentato, senza errori di lint

- Un testbench auto-verificante e forme d'onda di simulazione che ne dimostrano il funzionamento

- Rapporti di sintesi e timing, non solo un zip di file sorgente

- Una breve nota di progetto che spiega architettura, interfacce e assunzioni


ATTIVITÀ TIPICHE

- Periferiche AXI4 / AXI-Lite / AXI-Stream, ponti e percorsi DMA

- Pipeline di elaborazione immagini e video

- Blocchi DSP: filtri, CIC, front-end FFT

- Integrazione di DDR e interfacce ad alta velocità

- Crossing di domini di clock e chiusura dei timing


CHAIN DI STRUMENTI

Vivado, Vitis, Libero SoC, Quartus, ModelSim/QuestaSim, ecc.


COME FUNZIONA

Ricevi aggiornamenti sul progresso ai punti di controllo concordati e prove di simulazione

prima della consegna, così non ci sono sorprese alla fine.


Non sei sicuro di come definire il scope del tuo progetto? Inviami le tue specifiche, il diagramma a blocchi o

il datasheet. Ti dirò onestamente se è fattibile, quanto costerà

e quanto tempo ci vorrà, prima che tu ordini qualsiasi cosa.

Piattaforma:

FPGA

Expertise:

Sviluppo firmware

Debug

Ottimizzazione SoC