Progetterò e verificherò moduli rtl fpga in verilog o vhdl
Ingegnere FPGA
Informazioni su questo servizio
Sono un ingegnere di progettazione FPGA con esperienza di produzione in Verilog e VHDL
su dispositivi Xilinx (Vivado/Vitis), Microchip (Libero, PolarFire) e Altera (Quartus).
COSA OTTIENI
- RTL sintetizzabile: codice pulito, commentato, senza errori di lint
- Un testbench auto-verificante e forme d'onda di simulazione che ne dimostrano il funzionamento
- Rapporti di sintesi e timing, non solo un zip di file sorgente
- Una breve nota di progetto che spiega architettura, interfacce e assunzioni
ATTIVITÀ TIPICHE
- Periferiche AXI4 / AXI-Lite / AXI-Stream, ponti e percorsi DMA
- Pipeline di elaborazione immagini e video
- Blocchi DSP: filtri, CIC, front-end FFT
- Integrazione di DDR e interfacce ad alta velocità
- Crossing di domini di clock e chiusura dei timing
CHAIN DI STRUMENTI
Vivado, Vitis, Libero SoC, Quartus, ModelSim/QuestaSim, ecc.
COME FUNZIONA
Ricevi aggiornamenti sul progresso ai punti di controllo concordati e prove di simulazione
prima della consegna, così non ci sono sorprese alla fine.
Non sei sicuro di come definire il scope del tuo progetto? Inviami le tue specifiche, il diagramma a blocchi o
il datasheet. Ti dirò onestamente se è fattibile, quanto costerà
e quanto tempo ci vorrà, prima che tu ordini qualsiasi cosa.
Piattaforma:
FPGA
FAQ
Traduzione automatica.
Con quali vendor e famiglie di FPGA lavori?
Tutti e tre i principali. AMD-Xilinx (Artix, Zynq, Kria) in Vivado/Vitis, Intel-Altera (Cyclone, Arria, MAX 10) in Quartus Prime, e Microchip PolarFire in Libero SoC. Ti interessa qualcos'altro? Scrivimi e ti dirò sinceramente se è compatibile.
Puoi lavorare anche solo con uno schema a blocchi o una scheda tecnica?
Sì. Inviami tutto quello che hai — specifiche, diagramma temporale, scheda tecnica o codice esistente. Ti risponderò con un scope scritto e un prezzo fisso prima che tu ordini.
Ottengo il codice sorgente e il diritto di usarlo?
Sì. Ricevi il codice sorgente completo, testbench e file di progetto, con pieni diritti commerciali alla consegna. Niente licenze nascoste, niente netlist criptate.
Puoi sistemare o estendere RTL esistente invece di scriverne di nuovo?
Sì, è una richiesta comune — debug, chiusura temporale, o aggiunta di funzionalità al codice ereditato. Inviami il repo e descrivi il problema.
Fornisci verifica hardware su una scheda reale?
Verifico di default in simulazione. La messa in funzione sulla scheda è possibile se hai l'hardware target e puoi condividere accesso o dati di cattura.

