Progetterò, simulerò e debuggherò sistemi fpga in verilog e vhdl

Ciao, sono Rana, studentessa di Ingegneria Elettrica specializzata in Embedded Systems e Digital Design, con esperienza pratica in Verilog, VHDL e progettazione di logica digitale basata su FPGA.

**OFFRO:**

- codifica Verilog & VHDL / progettazione RTL

- progettazione e simulazione di logica digitale (circuiti combinatori e sequenziali)

- progettazione di finite state machine (FSM)

- sviluppo di testbench e verifica tramite simulazione

- verifica avanzata usando cocotb e pyuvm (UVM basato su Python)

- debug e ottimizzazione di codice Verilog/VHDL esistente

**COME LAVORO:**

Inizio comprendendo le tue esigenze, poi scrivo codice pulito, commentato bene e pronto per la sintesi. Ogni modulo viene simulato e verificato con un testbench adeguato prima della consegna, così ottieni un progetto funzionante e testato, non solo il codice sorgente.

**STRUMENTI CHE USO:**

ModelSim, GTKWave, Icarus Verilog, Xilinx Vivado, Intel Quartus, cocotb, pyuvm

**COSA OTTIENI:**

- codice sorgente

- testbench

- risultati di simulazione / waveform

- documentazione

**PERCHÉ SCEGLIERE ME:**

- comunicazione chiara e risposte rapide

- codice pulito, ben strutturato e commentato

- metodi di verifica moderni (cocotb/pyuvm) affiancati ai testbench tradizionali

- assegnazioni, corsi e professori