Farò il mio lavoro in verilog e RTL design
INGEGNERE FPGA VERILOG
Informazioni su questo servizio
Stai cercando un ingegnere di hardware professionista per implementare logica digitale personalizzata, interfacciarti con sensori o debugare le tue architetture hardware? Sei nel posto giusto!
Sono specializzato in Verilog HDL e RTL design, fornendo codice hardware pulito, completamente sintetizzato e altamente ottimizzato, su misura per le tue specifiche. Che tu abbia bisogno di una semplice macchina a stati o di un sistema digitale complesso, garantisco un utilizzo efficiente delle risorse e una chiusura temporale impeccabile.
Cosa Offro:
- RTL Design & Coding: Codice sorgente Verilog e SystemVerilog modulare e pulito.
- Integrazione IP Core FPGA: Driver hardware personalizzati per SPI, I2C, UART, AXI e PWM.
- Interfaccia sensori: Moduli di controllo digitale robusti per componenti hardware fisici e sensori.
- Testbench & Simulazione: Verifica delle funzionalità con analisi di waveform chiare usando Vivado XSIM
- Design FSM: Macchine a stati finiti affidabili per logiche di controllo complesse.
- Integrazione Matlab: Conversione di algoritmi DSP di MATLAB/Simulink in strutture hardware.
Strumenti: Xilinx Vivado, MATLAB.
Piattaforma:
FPGA
Expertise:
Debug
•
testing
•
Programmazione
FAQ
Traduzione automatica.
Cosa devo fornire per avviare il progetto?
Per favore, fornisci i requisiti del tuo progetto, una breve descrizione della logica o macchina a stati, la scheda FPGA di destinazione (se presente) e eventuali datasheet per i sensori con cui vuoi interfacciarti.
Fornisci waveform di simulazione?
Sì! Ogni pacchetto include un testbench completo. Simulerò i moduli Verilog usando Vivado XSIM per verificare le funzionalità prima della consegna.
Puoi scrivere codice per schede FPGA specifiche?
Sì! Mi specializzo principalmente in schede Xilinx (Artix, Basys, Nexys) usando Vivado. Tuttavia, poiché Verilog è universale, posso anche fornire codice RTL puro e portabile compatibile con schede Intel/Altera, a condizione che tu gestisca le assegnazioni dei pin in Quartus.

