Scriverò codice RTL VHDL Verilog con testbench e simulazione Vivado

Alcune informazioni sono state tradotte automaticamente.
Waleed Hassan

Pakistan

Parlo Urdu, Inglese

Progettazione FPGA VHDL Verilog MATLAB e Python

Progetto e verifico hardware digitale — RTL in VHDL e Verilog, con testbench che dimostrano che il progetto funziona davvero. Il mio lavoro copre logica combinatoria e sequenziale, macchine a stati f...
Continua a leggere
Informazioni su questo servizio

Progetto e verifico hardware digitale in RTL con VHDL e Verilog, testato correttamente.


La maggior parte delle persone può scrivere codice che si compila. Io scrivo codice pulito, sintetizzabile e con un testbench che dimostra davvero che funziona.


COSA OTTIENI

- RTL commentato bene, sintetizzabile (VHDL o Verilog a tua scelta)

- Un testbench funzionante con casi di test reali

- Screenshot delle forme d'onda della simulazione

- File sorgente che puoi aprire e eseguire tu stesso


COSA COSTRUISCO

- Logica combinatoria e sequenziale: adders, ALU, moltiplicatori, comparatori

- Macchine a stati finiti: controller, rilevatori di sequenza, gestori di protocollo

- Contatori, shift register, register file, blocchi di memoria

- Controller UART / SPI / I2C

- Data path, pipeline, core di processore (RISC-V)

- Testbench e verifica del codice che hai già


STRUMENTI

Vivado (principale), GHDL, ModelSim. Dimmi quale usi e lo farò funzionare anche lì.


LAVORI RECENTI

Un processore RISC-V pipelined a 5 stadi in VHDL con predittori di branch a 1, 2 e 3 bit, forwarding completo, logica di stall e flush, verificato contro un modello di riferimento in Python.


Scrivimi le tue specifiche prima di ordinare. Ti dirò subito se posso farlo e quale pacchetto scegliere.

Continua a leggere
write vhdl verilog rtl code with testbench and vivado simulation
Schermo intero
write vhdl verilog rtl code with testbench and vivado simulation
Schermo intero
Schermo intero
Visualizza presentazione
write vhdl verilog rtl code with testbench and vivado simulationwrite vhdl verilog rtl code with testbench and vivado simulationwrite vhdl verilog rtl code with testbench and vivado simulationwrite vhdl verilog rtl code with testbench and vivado simulation

Piattaforma:

FPGA

Expertise:

Microcontroller

•

Programmazione

+1 in più

Tag correlati