Debuggherò e ottimizzerò sistemi fpga verilog e dsp

Alcune informazioni sono state tradotte automaticamente.
John

Cina

Parlo Cinese, Inglese

Ingegnere con dottorato, docente universitario

Sono un ingegnere con dottorato e docente universitario con sede a Nanchino, in Cina. La mia esperienza professionale include sviluppo FPGA/Verilog, elaborazione digitale del segnale e modellazione MA...
Continua a leggere
Informazioni su questo servizio

Realizzerò un layout PCB pulito partendo dal tuo schema, con pacchetti per schede semplici a 2 strati fino a design più complessi a 4 strati.

Le consegne includono:

  • Layout PCB e file sorgente modificabili
  • File Gerber e forature
  • Bill of Materials (BOM)
    • <li Controlli delle regole di progettazione
  • Visualizzazioni 3D o file di assemblaggio, a seconda del pacchetto

Contattami prima di ordinare per confermare il tuo schema, le dimensioni della scheda, il numero di componenti e i requisiti di produzione.

I pacchetti coprono un PCB basato su uno schema completo che fornisci. La progettazione del circuito da zero, firmware, programmazione FPGA, produzione, assemblaggio e test fisici sono quotati separatamente. Le revisioni coprono modifiche all’interno dell’ambito del progetto concordato.

Continua a leggere
debug and optimize fpga verilog and dsp systems
Schermo intero
debug and optimize fpga verilog and dsp systems
Schermo intero
debug and optimize fpga verilog and dsp systemsdebug and optimize fpga verilog and dsp systems

Specializzazione:

Progettazione circuito

•

Schematics

•

Layout

+3 in più

Formato di file:

PDSPrj

Software:

Allegro

•

Altium Designer

Interfaccia:

HDMI

•

I2S

•

UART

•

USB

•

SPI

•

I2C

Tag correlati